首页 > IC EDA产品及解决方案 > FAB解决方案 > 正文

FAB解决方案

随着芯片设计和制造的工艺节点走向nm量级,芯片功能越来越复杂,客户定制化需求越来越多,FAB正在面临着下面纷繁复杂的问题,工艺库更新速度快定制多,工作处理的数据规模变得越来越大,IP与客户数据融合工作越来越繁重复杂,版图数据版本多差异小,快速出具DRC/LVS检验报告等。针对以上问题,华大九天提出了以下相应解决方案,这些方案贴近FAB工程师的使用习惯,兼具效率与精确的使用需求,确保Tape-out的顺利交付。


Standard Cell/IP设计-Aether
华大九天模拟/全定制IC设计平台Aether可支持标准单元库/IP的原理图设计、版图设计,可无缝集成华大九天的SPICE仿真工具ALPS-AS和版图验证工具Argus,也可以集成第三方的主流工具,使整个设计流程更加平滑、高效。 
关于Aether更多详情 
 
Standard Cell/IP仿真—ALPS-AS/iWave
ALPS-AS是高精度的晶体管级并行SPICE仿真工具,支持标准单元(可与主流建库工具集成)、IP模块的SPICE仿真分析;其独有的RC约减和并行仿真技术,能够有效满足深亚微米及纳米工艺的IP设计后仿真。iWave是高性能的混合信号波形显示、分析工具,支持多种主流的波形格式,能够便捷的对波形进行各种分析和后处理,比如measure,calculator等。 
关于ALPS更多详情
关于iWave更多详情


Standard Cell/IP验证—Argus/FlashLVL/PVE
Argus是高效的版图验证工具,支持扁平化、层次化和多线程的验证方式,除独有的语法格式外,还可兼容主流版图验证工具的语法。Argus支持DRC/LVS/LVL/ERC等多种验证,PVE可以将验证结果直接返标到Aether的原理图、版图设计中,也可以返标到主流的IC设计平台中。    
关于Argus更多详情
关于FlashLVL更多详情
关于PVE更多详情
 
IP Merge—Skipper
Skipper是高效的版图显示、查看、编辑平台,支持超大规模数据的快速读取和显示;IP Merge功能支持图形化界面、脚本等多种方式的快速IP合并;同时集成了Argus/FlashLVL,可以对版图进行验证并快速返标。
关于Skipper更多详情