首页 > IC EDA产品及解决方案 > 数字SoC设计优化 > 产品及解决方案 > 正文

[NEW]时序签核方案XTime

在16/14/10纳米先进工艺条件下,特别是针对物联网IoT低电压设计,传统的静态时序分析(STA)签核方式已经不再适用。不正确的时延计算以及时延余量控制,会导致芯片性能、功耗、面积的变差,带来周转时间的增加,甚至良率的下降。
 
    ICExplorer-XTime提供了SPICE级别快速准确的Silicon-aware时序签核方案,包括关键路径的时序矫正、电路对电压及温度的敏感度分析,快速蒙特卡洛分析等。其内嵌的ALPS仿真引擎拥有先进的智能矩阵求解技术,加上全新的分布式并行化体系架构,充分利用处理器硬件资源,可以快速完成仿真及结果大数据分析,帮助设计者完美解决由于STA工具时序计算不准确造成的时序收敛困难和良率问题。


【Datasheet】


上一篇:单元库分析工具Qualib
下一篇:[NEW]时序优化工具XTop