首页 > IC EDA产品及解决方案 > 数字SoC设计优化 > 产品及解决方案 > 正文

[NEW]时序优化工具XTop

当今复杂SoC设计快速发展,已经达到+100M单元规模,不同工作模式及工作条件下的场景数目也增长到上百个,时序收敛变得极为困难,耗费了设计者巨大的时间和精力。
 
    新一代的时序优化解决方案ICExplorer-XTop继承并增强了对先进工艺下芯片物理布局布线约束的支持,其核心算法经过分布式并行运算的强化,大幅度提高了软件运算的速度和内存利用效率,可以在先进的16/14/10纳米FinFET工艺制程和其它成熟的制程节点下,快速完成多目标的时序优化,有效减少设计迭代周期。卓越的图形用户界面设计、强大的时序检查及交互式ECO功能,给用户带来全新的体验,帮助快速修复最后阶段的hot-path。

【Datasheet】

上一篇:[NEW]时序签核方案XTime
下一篇:最后一页