首页 > IC EDA产品及解决方案 > 数字SoC设计优化 > 产品及解决方案 > 正文

Memory设计工具Smart Memory

Memory是数字系统的重要组成部分,随着SOC产品集成度和设计指标要求越来越高,设计者对SOC中memory的面积,功耗,速度要求也越来越高。

      Smart Memory是华大九天提供的一站式memory设计,特征参数提取,验证平台。一方面可针对不同的工艺和产品特点,提供差异化的memory compiler,生成符合面积,功耗,速度的memory及配套数据;另一方面还可对生成的memory做全面的质量分析,在提高设计效率的同时保障产品质量。
 
      Smart Memory Compiler可针对不同的工艺和电路结构,在设计者提供相应的拼接规则文件和仿真模型数据的条件下,可自动产生Verilog,CDL,LEF,GDS,LIB和DataSheet文档等,满足不同Memory IP, 如size,words,bits,mux,power plan等设计需要。

 \
Smart Memory流程
 
      同时,平台提供了内置的GDS Tiling,Netlist Tiling,Model和DOC Generation等引擎,为Memory Compiler开发人员设计开发不同工艺,不同电路结构的Memory Compiler提供了可能,提升了Memory Compiler开发的效率和质量。
 \
     
Smart Memory Characterization利用spice cut技术及true spice级仿真器ALPS,对Smart Memory Compiler产生的超大规模memory做快速的特征参数提取及功能验证,保障memory的设计质量。


 \
 

上一篇:[NEW]时序优化工具XTop
下一篇:最后一页