首页 > 服务与支持 > 活动与研讨会 > 在线研讨会 > 正文

20nm时代时钟、时序、功耗优化方案

未上传图片

对象 : 数字后端设计工程师

时间 : 2015-01-21 21:25:00

时长 : 1

主讲人(组织者):董森华


概述:随着半导体工艺的不断发展,系统级芯片SoC设计已经进入到28纳米及以下工艺阶段。先进工艺节点的复杂性,特别是移动类通讯芯片对性能和功耗的要求,对现有的电子设计自动化EDA软件提出了严峻的挑战。华大九天针对先进工艺下的时序特点开发了系列优化方案——ICExplorer。
详细介绍:
  • 高效的时序收敛解决方案TimingExplorer

  采用先进的并行处理技术,实现了真正的多角多模解决方案,同时考虑物理布局布线的影响,快速解决大容量多模式系统设计的时序收敛问题。一次迭代解决95%以上的时序问题,只需2-3迭代就可完成时序收敛。

  •   漏电功耗优化解决方案PowerExplorer

  采用了先进的低功率设计方法学来满足低漏电要求,并行处理技术实现真正的多角多模优化,避免引入新的时序违反,优化漏电功耗高达40%。

  •   时钟系统分析优化解决方案ClockExplorer

  承担起前段设计与后端设计的桥梁,清晰展示复杂时钟系统结构,自动分析不优化的时钟结构和约束,缩短设计周期,提高设计质量。

外部链接:点此访问

上一篇:第一页
下一篇:2015Q3 Product Release Training