首页 > 服务与支持 > E-learning > IC Design > 正文

考虑物理布局布线约束的快速时序收敛

未上传图片

Type : PDF

Time : 2016-09-05 13:52:24

Size : 8ps

Author:刘毅


Description:时序收敛的一个很大障碍就是用作sign-off的时序分析引擎和ECO工具的时序优化引擎并不相同。这样的不一致性会带来收敛性变差,造成时序优化方案最终实现上不能达到预期的结果。

 

随着集成电路设计进入到20nm先进工艺条件,时序ECO工具必须和sign-off STA引擎保持良好的一致性,并且能够充分考虑物理布局和物理布线因素的约束。当复杂芯片设计包含多个工艺角和多个工作模式的时候,工具应该综合考虑MCMM约束条件,完成Setup/Hold/Max-transition等多目标的时序优化,进一步提高系统性能。

TimingExplorer工具出色地提供了上述功能,已经成功应用在多颗28nm和20nm等先进工艺条件下的芯片设计中。多线程的架构设计,考虑物理布局布线约束的先进算法,可以快速处理包含多电压域的层次化的复杂设计,优化方案和sign-off STA工具保持了非常好的一致性,可以显著的缩短ECO迭代周期,加速芯片上市时间。

 

点击上方“Learn It” 了解详情


上一篇:复杂时钟分析优化平台
下一篇:库单元及IP质量验证评估平台