首页 > 服务与支持 > E-learning > IC Design > 正文

一站式版图集成、检视与分析

未上传图片

Type : PDF

Time : 2016-09-05 13:51:48

Size : 4ps

Author:陆晶


Description: 版图处理面临的挑战 随着半导体设计与制造继续遵循摩尔定律向着晶体管集成度更高,尺寸更小的方向发展,版图规模也呈爆炸性的增长,
  版图处理面临的挑战

       随着半导体设计与制造继续遵循摩尔定律向着晶体管集成度更高,尺寸更小的方向发展,版图规模也呈爆炸性的增长,可制造性设计的要求进一步增加了流片版图的复杂度以及光罩数据的规模。如何高效精确的完成版图的读入导出,检视,比较,以及各个模块的集成是所有半导体设计制造工程师共同面对的巨大挑战。
       除了颇具代表性的CPU,移动设备SOC芯片外,物联网,智能卡,MEMS等规模不大的芯片也已经大量普及应用,即使面对这类芯片,版图工程师依然要面对很多棘手的问题。如何在错综复杂的版图中准确快速的追踪信号线,如何准确定位短路点,定制化版图的金属连线电阻是否满足设计要求,芯片失效是否因为部分电路缺少了ESD保护,诸如此类的问题在芯片最终交付市场前屡见不鲜。
        一颗芯片能够迅速占领市场,固然与产品方向,架构,设计人员水平紧密相关,能够快速解决以上罗列问题的专业化工具也同样不可或缺。在高度竞争的市场环境下,尽量缩短版图sign off时间,快速定位并修改版图中存在的问题,提高流片成功率,对版图处理提出了更高的要求。


点击上方“Learn It” 了解详情
 

上一篇:新一代高性能并行电路仿真工具
下一篇:最后一页