

ALPS-MS


高性能混合电路仿真工具

设计挑战

随着集成电路加工工艺技术的继续发展，在单个芯片上实现整个复杂电子系统已成为可能。这样的系统通常包括多个相互关联的模拟与数字模块，各信号往往需要在数字信号和模拟信号之间进行通信。在电路设计的不同阶段，同一模块还存在数字形式与模拟形式的不同实现。如此复杂的电路设计单纯采用数字电路或者模拟电路的仿真方案无法满足仿真精度与速度的需求，对于一些规模巨大的电路设计甚至无法进行全电路仿真，仅能验证各个模块功能，大大增加了设计风险。

解决方案

ALPS-MS是新一代高速高精度并行的混合电路仿真工具，能够协同仿真互相关联的数字电路与模拟电路，实现数字信号与模拟信号的自动转换与同步，在保持仿真精度的前提下突破目前验证大规模电路所遇到的容量、速度瓶颈。ALPS-MS利用独有的内建数模仿真同步引擎，能够同时处理几十万门规模数字电路与上千万个元器件模拟电路设计的协同仿真，仿真速度也比上一代混合电路仿真工具有大幅提升，同时支持多核并行。




上图显示了Analog-MS设计解决方案。ALPS-MS的输入是来自Aether-SE等原理图编辑器生成的Verilog module，SPICE网表以及Verilog-A模型，输出是通过仿真生成的数字与模拟波形，通过iWave可以显示、测量、计算、转换该波形。ALPS-MS包括Verilog Parser、SPICE parser、Digital Engine、Analog Engine和Event Synchronizer五部分。

功能与优势

- 完整采用ALPS-AS模拟仿真引擎，支持其全部加速算法与功能
- 千万量级器件规模，100%的SPICE仿真精度
- 独有的多核并行仿真技术 (Accelerated Multi-Block-Parallel, 简称AMP)，保持较好的线性加速比
- 超过10种矩阵求解方法
- 独有的精度无损的智能矩阵求解器
- Multi-Rate仿真技术
- 电路自动静态和动态检查
- 兼容多种业界常用的SPICE网表格式、常用模型以及分析类型，支持硬件描述语言Verilog-A
- 数字仿真完整支持Verilog语言，可以单独进行全数字电路仿真
- 内建高精度A2D/D2A模型，保证数模信号转换精度
- 内建数模仿真同步引擎，仿真效率优于Server-Client模式
- 支持业界标准格式的波形输出
- 支持与业界主流数字仿真器的混合仿真
- 无缝集成到主流IC设计平台和主流IC分析优化工具
- 提供定制化服务

精度


模拟仿真引擎采用完全的SPICE精度，不使用任何模型简化技术。求解全电路方程，严格的收敛准则及步长控制方法，确保了计算结果的精确性，从电路仿真角度不遗漏任何设计隐患。高精度的A2D/D2A器件模型保证了信号之间的数模转换具有极高的精度和设置的灵活性。



上图给出了模拟信号与数字信号之间的转换输出波形。其中a2d电路输入v(net2)是一个模拟正弦信号(红色)，test.top.net2是经过A2D转换得到的数字信号波形输出(绿色)，信号的高电平阈值为3.5v，低电平阈值为1.5v；d2a电路的输入test.top.zero[2]是一个周期性的单bit数字信号(绿色)，v(zero_2)是经过D2A转换得到的模拟信号波形输出(蓝色)，信号的上升时间为6ns和下降时间为4ns。

速度


先进的多核并行模拟仿真引擎确保混合信号仿真中模拟电路的收敛性并最大限度地节省模拟电路仿真时间，动态智能的混合信号事件同步技术极大提高了混合仿真的效率。



图中对典型PLL电路进行了测试分析。与传统SPICE工具与混合信号仿真工具相比，ALPS-MS的仿真速度得到显著的提升，在启用AMP加速技术的情况下，相比全电路SPICE仿真工具最高可得到25X的加速效果，相比传统混合信号仿真工具也可得到10X的仿真加速。

容量

独特的内存管理方法，能有效保障千万门级晶体管规模的电路仿真容量，对数字电路中门级电路描述与行为级电路描述的仿真支持极大的提高了电路仿真的能力，满足系统级仿真验证的需求。



图中给出了ALPS-MS与传统SPICE仿真工具和Fast-SPICE仿真工具的精度和容量的比较。ALPS-MS拥有比Fast-SPICE更大的电路仿真容量(模拟模块+数字模块)与仿真速度，通过合理的设置模拟模块与数字模块的分界可以达到与Fast-SPICE甚至是传统SPICE仿真工具相近的精度。

功能

- 支持业界主流的晶体管模型和建模语言
 - ✓ BSIM3, BSIM4, BSIMSOI, BSIMCMG, PSP, MOSVAR, MOS1, MOS3, TFT, HiSim_HV, MOS20
 - ✓ BJT, JFET, DIODE
 - ✓ 支持硬件描述语言Verilog-A
- 支持数字电路描述语言Verilog 2005
- 支持SDF数字电路后仿真时序验证
- 支持-f, -F, -y等常用Option
- 多核并行
- 强大的精度无损的智能矩阵求解器
- 兼容业界常用的网表，模型和分析类型
- 支持业界标准格式的波形输出
- 支持与业界主流数字仿真器的混合仿真

应用

- 混合信号IC设计
- 混合信号IC系统级功能验证
- 混合信号IC时序分析
- 混合信号IC后仿真验证
- 定制数字电路设计和验证